Современная технология позволяет разместить на одном кристалле сотни миллионов транзисторов. В этих условиях развитие архитектуры и структуры микропроцессоров идет по пути увеличения оборудования отдельного процессора, размещения на одном кристалле нескольких процессоров и разработки систем с одним или несколькими процессорами и набором контроллеров, ранее размещавшихся в отдельных микросхемах. То есть, происходит процесс переноса в одну микросхему многих узлов ЭВМ, ранее реализуемых в разных микросхемах.

Весьма перспективным направлением является размещение на одном кристалле нескольких процессоров. Общая шина, используемая несколькими процессорами в современных ЭВМ для доступа в память, теперь размешается в одной микросхеме, что дает возможность повысить тактовую частоту ее работы и, тем самым, увеличить ее пропускную способность и сократить время доступа в память. Размещение в одной микросхеме процессора (процессоров) и набора контроллеров позволяет сократить габариты и потребляемую мощность ЭВМ. Другим следствием является повышение пропускной способности подсистемы обмена, поскольку передача данных между контроллерами и системной и периферийной шинами выполняется внутри одной микросхемы на более высокой тактовой частоте и с большей степенью параллелизма.

Вместе с тем, дальнейшее увеличение объема оборудования микропроцессоров становится менее эффективным средством достижения высокой производительности. Мощность потребления уже сейчас превышает 100 Вт (микропроцессоры Alpha 364 фирмы DEC, Power 5 фирмы IBM и Itanium 2 фирмы Intel), что создает большие проблемы с охлаждением микросхем. Оборудование размещается на достаточно большой площади, что приводит к росту задержек при передаче сигналов внутри микропроцессора, что, в свою очередь, препятствует достижению высокой тактовой частоты. Кроме того, при достижении эффективного использования большого параллелизма в оборудовании микропроцессора возникают проблемы в программном обеспечении. В такой ситуации микропроцессоры с меньшим объемом оборудования могут иметь большую производительность только за счет более высокой тактовой частоты. Выход годных изделий для микропроцессоров с большим объемом оборудования значительно ниже из-за большей занимаемой площади.

Важнейшим направлением деятельности института является исследование, разработка и применение в высокопроизводительных вычислительных комплексах универсальных микропроцессоров и контроллеров с использованием методов полузаказного и полностью заказного проектирования на субмикронных и нанометровых технологических нормах.

Залогом успешной разработки, верификации и сопровождения при производстве и у конечных пользователей модулей вычислительных комплексов на отечественных микропроцессорах архитектуры "Эльбрус", являются:

- базовые знания коллектива подготовленных специалистов в областях:

• технологии проектирования (библиотеки элементов, внутрифирменные руководства и технические решения, стандарты IPC, JESD, стандарты по уровням надежности РЭА и ЭКБ;
• целостности сигналов (Signal Integrity);
• электромагнитной совместимости;
• системы электропитания;
• системы охлаждения;
• базовых конструкций.

- современный инструментарий:

• пакеты САПР фирм Synopsys и Mentor Graphics;
• САПРы Expedition PCB, Hyperlinks, Flowtherm, Microwave studio, CAM 350, AutoCAD, PMB;
• САПР корпусирования СБИС по технологии Flip - Chip (FCP).

- оформленный фирменный опыт (кnow how):

• базовые проекты (Reference Dеsign);
• данные предельных испытаний;
• система фиксации выявленных ошибок и архивации принятых корректирующих решений (Bugzilla).

Основным элементом этой деятельности являются технологии логического проектирования. Спецификации на функциональные блоки микропроцессора (контроллера) переводятся в формальное описание, реализованное на языке описания аппаратных средств (RTL-описание) и предназначенное для синтеза в библиотеку элементов с использованием современных систем автоматизированного проектирования (САПР).

Технология логического проектирования предполагает проведение предварительной оценки реализуемости требуемого быстродействия микропроцессоров (контроллеров) и их мощностных характеристик. Для обеспечения безошибочного проектирования микропроцессоров (контроллеров) используются технологии их моделирования и иерархической верификации.

На этапе разработки архитектуры микропроцессора создается поведенческая модель на уровне системы команд. После создания RTL-описания, например, Verilog - описание изделия, проводится углубленная автономная и комплексная верификация с использованием широкого набора как направленных, так и случайных тестов, полученных с использованием специальных генераторов.

Параллельно с логической верификацией используется технология прототипирования, когда разрабатываемый микропроцессор реализуется на программируемых интегральных схемах (FPGA прототипе). Эта технология позволяет получить прототип, работающий на несколько порядков быстрее логической модели, что позволяет значительно повысить степень верифицируемости проекта.

Документация для полупроводникового производства разрабатывается с использованием технологии топологического проектирования. На этом этапе разрабатывается маршрут проектирования, который включает синтез схем, размещение элементов и крупных блоков, трассировку, экстракцию паразитных параметров, проверку timing'а и многие другие проверки, верифицирующие правильность физической схемы, точно оцениваются быстродействие, размеры кристалла, мощность и другие важнейшие характеристики. Выбирается тип и цоколевка корпуса, которые являются необходимой информацией для разработки микропроцессорных устройств.

В качестве одного из последних этапов перед передачей документации на изготовление, для проверки правильности результатов топологического проектирования, используется технология формальной верификации. Она состоит в восстановлении логической схемы по спроектированной топологии и сравнением ее с исходной.

На базе разрабатываемых микропроцессоров (контроллеров) в институте разрабатываются вычислительные устройства и комплексы, различные по составу и конструктивному исполнению. Технология проектирования микропроцессорных вычислительных устройств предполагает создание принципиальной электрической схемы, выбор и размещение элементов на многослойной печатной плате, трассировку связей с использованием САПР. Когда это необходимо, осуществляется электрофизическое моделирование.

После изготовления вычислительных устройств и систем проводится их наладка с использованием современных технологий, направленных на поиск и анализ возможных неисправностей.

Использование современных технологий проектирования сложных микропроцессорных устройств в рамках совместных работ с коллективом ЗАО "МЦСТ" способствует достижению конкурентных преимуществ создаваемых средств на базе архитектуры "Эльбрус":

• высокая производительность вычислений;
• экономное энергопотребление;
• использование всех видов параллелизма:
  • параллелизм операций;
  • дополнительный параллелизм упакованных операций (короткие вектора);
  • параллелизм нескольких процессорных ядер и процессоров, работающих на общей памяти с когерентным доступом;
  • параллелизм в системах с распределенной памятью;
• эффективное программное обеспечение, глубоко интегрированное с архитектурой микропроцессора;
• полная двоичная совместимость с архитектурой Intel x86 при обеспечении лицензионной независимости;
• средства разработки и эффективной отладки надежных программных систем большими коллективами в сжатые сроки;
• гарантии технологической независимости и информационной безопасности.

Перспективные разработки

На основе развития архитектуры "Эльбрус" создается 2-ядерная система на кристалле "Эльбрус-2S" на технологии 90 нм (2011 г.), 4-ядерная система на кристалле "Эльбрус-4S" на технологии 65 нм (2012 г.) и планируется разработка 8-ядерной системы на кристалле "Эльбрус-8S" на технологии 32 нм (2016 г.). Планируется также разработать микропроцессорные наборы и средства общего программного обеспечения (ОПО), которые обеспечат возможность разработки и организации серийного производства конкурентоспособной российской вычислительной техники.

2-ядерный "Эльбрус-2S", разрабатываемый по технологическим нормам 90 нм, будет иметь тактовую частоту не менее 0,6 ГГц и обеспечит пиковую производительность 27 Гфлопс на 32-разрядных операциях, ненамного уступая современным 2-ядерным процессорам серии Intel Core 2 Duo и Intel Itanium Montvale, имеющим тактовую частоту более 2 ГГц. При этом расчетная потребляемая мощность "Эльбрус-2S" будет более чем в 3 раза ниже, чем у перечисленных 2-ядерных процессоров Intel.

Планируемый к серийному производству с 2012 года 4-ядерный "Эльбрус-4S", разрабатываемый по технологии 65 нм, будет иметь тактовую частоту 1 ГГц и обеспечивать пиковую производительность 64 Гфлопс на 32-разрядных операциях. При этом оптимизирующий компилятор, разрабатываемый для многоядерных микропроцессоров "Эльбрус", будет обеспечивать распараллеливание на всех уровнях и полностью реализовать преимущества многоядерных и многомашинных конфигураций, которые в настоящее время на современных аналогах Intel и AMD далеки от оптимальных.

К концу 2014 года планируется разработать и внедрить в серийное производство 4-ядерный микропроцессор "Эльбрус-4S+" (технология 40 нм), обеспечивающий производительность 144 Гфлопс. Это позволит создавать конкурентоспособные на мировом рынке изделия вычислительной техники с широкой областью применения - от настольных компьютеров с терафлопной производительностью до суперЭВМ с производительностью петафлопного диапазона.

К концу 2018 года планируется разработка и внедрение в серийное производство 16-ядерного микропроцессора "Эльбрус-16S" на технологии 22 нм с производительностью 1 Тфлопс, который позволит создавать сверхвысокопроизводительные суперЭВМ с пиковой производительностью до 32 Пфлопс - это более чем на порядок превышает наиболее производительные суперЭВМ, существующие в настоящее время в мире.